Cadence与IMEC共同宣布:芯片设计跨入5纳米时代

上网时间: 2015年10月16日? 我来评论 【字号: ? ?小】

关键字:芯片设计? 5纳米工艺? IMEC?

恐怕谁了无法预测摩尔定律失效的那一天。日前,欧洲领先的独立研究中心IMEC(纳米电子研究中心。简称爱美科)与CadenceDesign Systems(益华计算机)共同宣布,采用极紫外光微影工艺(EUV)与193浸润式(193i)微影技术完成首款5纳米测试芯片的设计定案。

为了生产此测试芯片,imec与Cadence将设计规则、数据库以及布局绕线技术进行优化,透过Cadence Innovus 设计实现系统获得最佳功率、效能与面积(PPA)。imec和Cadence利用EUV搭配自动对准四重曝光(SAQP)和193i光源成功完成处理器设计定案,其中将金属间距由原先的32纳米缩短为24纳米,把显影技术推至极限。

Cadence与IMEC共同宣布:芯片设计跨入5纳米时代_《国际电子商情》_1

Innovus设计实现系统为一次世代实体设计实现解决方案,让系统芯片(SoC)开发人员得以提供最佳PPA设计,同时加速上市前置时间。Innovus设计实现系统由大规模平行架构与突破性的优化技术所驱动,一般可提升10至20%的PPA,同时可将整体流程速度与产能最高提高10倍。

imec工艺技术开发资深副总裁An Steegen表示:“在推展世界上最先进的5纳米甚至更小的工艺中,我们的合作扮演重要的角色,共同开发出先进工艺技术,如此款测试芯片。而所采用的Cadence平台不但易于使用,也有助于我们的工程团队更具生产力地开发先进工艺所需的规则(rule set)。”

Cadence数字Signoff事业群资深副总裁暨总经理Anirudh Devgan表示:“此次合作成功可证明Cadence与imec持续致力于将曝光技术应用至越来越多更小的工艺。透过imec技术与Cadence Innovus设计实现系统,我们所建立的工作流程为开发创新的次世代行动与计算机先进工艺设计奠定基础。”

5G通信、5纳米工艺、物联网……半导体芯片制造设备厂商已经为工艺进阶设定好了线路图,下面就看晶圆代工厂商的积极性以及未来半导体市场是否能保持高速运行。


[ 投票数:? ] 收藏 ??? 打印版 ??? 推荐给同仁 ??? 发送查询 ??? ?订阅杂志

评论
免费订阅资讯速递
信息速递-请选择您感兴趣的技术领域:
  • 安防监控
  • 便携设备
  • 消费电子
  • 通信与网络
  • 分销与服务
  • 制造与测试
  • 工业与医疗
  • 汽车电子
  • 计算机与OA
  • 电源管理
  • 无源器件与模组
  • 新能源
  • 供应链管理
论坛速递
相关信息
  • 什么是IMEC?
  • 国际电子商情提供相关IMEC技术文章及相关IMEC新闻趋势,及更新最新相关IMEC电子产品技术

  • 什么是5纳米工艺?
  • 国际电子商情提供相关5纳米工艺技术文章及相关5纳米工艺新闻趋势,及更新最新相关5纳米工艺电子产品技术

  • 什么是芯片设计?
  • 国际电子商情提供相关芯片设计技术文章及相关芯片设计新闻趋势,及更新最新相关芯片设计电子产品技术

?新浪微博推荐
Global Sources


编辑推荐
?大家正在说


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
电子元器件数据手册下载
数据手册搜索

Datasheets China.com

《汽车电子特刊》

汽车电子系统在现代的汽车中占有的比重越来越高,对产品设计的工程师来说,产品的设计和验证面临着很多的挑战。本期《汽车电子特刊》将会向您呈现ADI技术对于汽车电子行业的应用等,还有IIC汽车电子论坛的精彩回顾哦!

扫一扫,关注最新资讯

esmc